

► 4V en différentiel. Les condensateurs C_8 et C_9 sont connectés dans les sorties afin d'assurer une coupure de bande et réduire la vitesse de montée du convertisseur. Les condensateurs C_1 et C_2 assurent la stabilité et la meilleure durée d'établissement en supprimant le pôle créé par la totalité de la capacité de sortie du convertisseur. Une amplitude différentielle de 2V est possible en sélectionnant d'autres valeurs R_1 et R_2 ou en chan-

geant la référence du convertisseur numérique-analogique. La sortie rail à rail de l'amplificateur LT1807 conduit à des conceptions dont l'amplitude approche la valeur de la tension d'alimentation. Avec une sortie d'amplitude 2V, l'erreur est de ± 1 LSB, correspondant à 60 μ V. La mesure du temps d'établissement donne une valeur inférieure à 90 ns. La linéarité en alternatif, mesurée avec un signal de 1,00708 MHz et

une récurrence du signal de donnée tous les 165 cycles, montre que le second harmonique est à 83dB en dessous de l'amplitude de la fréquence fondamentale et le troisième harmonique à -86dBc. La consommation de cet ensemble est de 30mA sur la tension 5V et de 50mA sur -5V.

NOTE D'APPLICATION LINEAR TECHNOLOGY

Audio

Variateur de phase à contrôle numérique

Pour modifier la phase d'un signal sans altération de son amplitude, il suffit d'utiliser un filtre passe-tout. Pour que la phase puisse varier, le potentiomètre numérique est une bonne solution.

Un filtre passe-tout possède plusieurs variantes selon l'emplacement de la résistance et du condensateur assurant la rotation de phase. La réponse de ces variantes est donnée par la formule suivante:

$$\frac{V_0}{V_i} = \frac{s - \frac{1}{R_1 C_1}}{s + \frac{1}{R_1 C_1}}$$

Lorsque la fréquence du signal varie du continu à l'infini, la phase variera de 0 à +180°, et lorsque l'on fait varier R_1 , le glissement de phase variera de même (figure 1a). A noter que si on inverse R_1 et C_1 , la phase variera entre -180° et 0° (figure 1b). La variation de phase offerte par ce circuit est donnée par:

$$\frac{V_0}{V_i} = \frac{s - \frac{1}{R_1 C_1}}{s + \frac{1}{R_1 C_1}}$$

D'une manière pratique, la plupart des schémas de ce type permettent d'obtenir sans problème une plage de variation de 120° avec des amplificateurs et des composants réels.


Contrôle numérique de la phase

La configuration avec R_1 reliée à la masse se prête particulièrement bien à l'utilisation d'un potentiomètre numérique (figure 1c). Avec ce schéma, optimisé pour la bande audio, la phase du signal à une fréquence donnée est maintenant sous le contrôle d'une commande numérique. Le DS1669, utilisé ici, est un potentiomètre numérique unique mais on peut aussi utiliser des modèles doubles, quadruples ou sextuples. La commande de posi-

Trois types de filtres passe-tout pour contrôle de phase

FIGURE 1

Avec ces circuits, il est possible d'obtenir une variation de phase de 120°



D, jusqu'à atteindre le point chaud du potentiomètre, où il s'inversera et commencera à redescendre. Si on applique une horloge à cette entrée, la phase variera de manière permanente, offrant un effet sonore assez populaire dans les enregistrements d'aujourd'hui. Ce montage étant alimenté par une seule source, le potentiomètre est polarisé à $V_{CC}/2$.

Effet de variation de phase audio complet

Il est possible de cascader plusieurs montages identiques pour réaliser des variations plus importantes ou plus complexes de la phase. Il suffit alors d'utiliser un potentiomètre multiple (double, quadruple ou sextuple) sous le contrôle d'un microprocesseur pour concevoir un synthétiseur stéréo avec variateur de phase, tel que celui montré en figure 2. Le sextuple potentiomètre numérique DS1806 permet le contrôle de la position des points milieux par l'intermédiaire d'une interface série standard trois fils, qui charge les positions des points milieux

tion du point milieu est très simple, elle s'effectue par comptage et décomptage. Cette position est mémorisée en mémoire Eeprom, donc disponible après coupure de l'alimentation. Des valeurs de 10k Ω , 50 k Ω et 100k Ω sont possibles. La position du point milieu du DS1669, utilisé ici, est déterminée par un signal qui incrémente cette position pour chaque front descendant appliqué sur l'entrée

sur la ligne DQ pendant que la broche de réinitialisation RST est à l'état « 1 ». Lorsque RST passe à « 0 », les positions sont mises à jour.


Le circuit $IC_{1/1}$ constitue l'étage d'entrée et délivre, au reste du circuit, un signal tamponné couplé en alternatif. Le circuit $IC_{4/4}$ délivre une masse virtuelle pour le reste de

Suite p. 76

Contrôle par microprocesseur

Implantation d'un système de variation de phase grâce à un potentiomètre numérique.

FIGURE 2



► la circuiterie, car ce schéma est alimenté sous 5 V.

Les circuits $IC_{2/4}$ et $IC_{3/4}$ forment l'étage de sortie final et sont constitués d'un mélangeur qui combine les sorties des divers étages

pour offrir un effet « de variation de phase », ainsi qu'une sortie pseudo stéréo.

Quatre éléments de IC_2 sont commandés par IC_3 pour contrôler le glissement de phase sous le contrôle du microprocesseur. Les deux

potentiomètres restant du DS1806 peuvent (par exemple) être utilisés pour ajuster les niveaux d'entrée et de sortie.

NOTE D'APPLICATION MAXIM

Mixage de logiques

Interfacer des logiques LVDS, ECL et LVPECL

Les logiques LVDS et LVPECL acceptent toutes deux des données différentielles de faibles tensions mais d'excursion et de décalage différents. Il faut donc prévoir leur interface.


Les signaux LVDS (Low voltage differential signaling) présentent une excursion définie de 250 à 400 mV et le décalage de tension est de 1,2 V. Des composants externes sont généralement requis pour assurer le transfert de carte à carte ou pour la distribution des signaux d'horloge. Cette logique impose des charges résistives de 100 Ω s'additionnant à l'impédance de 50 Ω du câble. Le récepteur LVDS doit recevoir un signal d'excursion d'au moins 200 mV autour d'une tension comprise entre 0, et 2,4 V.

La logique ECL s'alimente par une tension négative, la logique PECL (Positive ECL) est

Couplage capacitif

La polarisation des entrées du circuit ECL s'effectue à partir de la tension V_{BB} .

FIGURE 1



alimentée par une tension positive de 5 V. La logique LVPECL est semblable à la précédente à ceci près qu'elle est alimentée par une tension positive de 3,3 V. L'excursion

maximale de ces deux dernières logiques est de l'ordre de 750 mV.

Interfacer LVDS et ECL

La différence des diverses tensions de sortie et d'entrée, entre logiques LVDS et ECL, impose des couplages par condensateurs, nécessaires pour bloquer les composantes continues. La tension V_{BB} doit être découplée à la masse par un condensateur. Quant à la résistance de 20 à 100 k Ω , elle offre un état stable de la sortie pendant l'absence de signal (figure 1).

Si la tension de référence V_{BB} n'est pas disponible, elle peut être générée par un diviseur résistif. Les valeurs des résistances dépendent du rapport V_{CC}/V_{EE} (figure 2). Les résis-